基于FPGA的DDS参考设计 -

 基于FPGA的DDS参考设计

目标1 DDS电路核心RTL

本阶段目标是设计一个DDS的核心RTL代码。

使用Matlab生成DDS的波表ROM（DDS的波表数据为2补码的格式）

验证方法：使用RTL View观察电路的RTL结构

本设计加入了额外的D触发器流水线以减小ROM的I/O延迟带来的影响

验证方法：使用Quartus的波形仿真器观察DDS的输出

目标2 DDS开发板测试平台

本阶段目标是在开发板上运行DDS电路模块

使用按键来控制频率字的改变

设定频率的UP和DOWN按键，让DDS轮流输出1MHz，2MHz，....10MHz的时域波形

验证方法：使用Quartus的Signal TAP 观察DDS的输出波形

需要调节Signal TAP的观察格式为“有符号数的曲线”模式

验证方法：

导出 Signal TAP 的捕获数据至电脑（生成List文件）
用UltraEdit的列操作模式编辑数据的格式，使之成为一个Matlab的变量定义文件
使用Matlab分析DDS生成的正弦信号的频谱纯度

DDS设计要点

理解DDS的工作原理，为何它能生成不同频率的波形

根据时钟频率和输出波形的频率来计算DDS的频率字

下图展示了在一个 5比特的相位累加器，4比特的波形ROM地址线宽的DDS中，相位增量为1、2、4的情况下，输出波形和相位累加器以及ROM地址的关系

图中的红色数字是相位累加器的数值，黑色数字是相位累加值截断之后的ROM地址

DDS相位累加频率合成的原理

以下是生成该图片的代码

%//////////////////////////////////////////////////////////////////////////////// % USUAGE : demo the dds principle % AUTHOR : duweitao AT cuc.edu.cn % DATE : 2011-11-15 %//////////////////////////////////////////////////////////////////////////////// N_rom = 16; % number of rom data N_plot = 32; % number of sine wave plot points idx_N = [0:N_rom-1] ; % rom index acc_WL = 5; % phase acc word length in bits rom_WL = log2(N_rom); % wave table rom word length acc_inc_val_1 = 1; % acc increase value acc_inc_val_2 = 2; acc_inc_val_3 = 4; max_acc_val = 2^acc_WL - 1; rom_data = sin(2*pi*idx_N/N_rom); acc_val_plot = zeros(3,N_plot); idx_plot = [0:N_plot-1]; % plot index acc_val_plot(1,:) = mod(idx_plot*acc_inc_val_1, max_acc_val); acc_val_plot(2,:) = mod(idx_plot*acc_inc_val_2, max_acc_val); acc_val_plot(3,:) = mod(idx_plot*acc_inc_val_3, max_acc_val); wav_val_plot = zeros(3,N_plot); rom_addr = bitshift(acc_val_plot,rom_WL-acc_WL); wav_val_plot(1,:) = rom_data(rom_addr(1,:)+1); wav_val_plot(2,:) = rom_data(rom_addr(2,:)+1); wav_val_plot(3,:) = rom_data(rom_addr(3,:)+1); figure; subplot(3,1,1); stem(idx_plot, wav_val_plot(1,:), 'fill'); title_str = sprintf('DDS Sine Wave, %dbit ACC, %dbit ROM ADDRESS, ACC INCREASE VAL is %d ', ... acc_WL, rom_WL, acc_inc_val_1); title(title_str, 'FontSize', 14); for(i_loop = 0:N_plot-1) text(i_loop +0.1,0.1*sign(wav_val_plot(1,i_loop+1)+1E-10),... num2str(acc_val_plot(1,i_loop+1)),'FontSize',12, 'color', 'r') ; text(i_loop +0.1,0.3*sign(wav_val_plot(1,i_loop+1)+1E-10),... num2str(rom_addr(1,i_loop+1)),'FontSize',12, 'color', 'k') ; end; subplot(3,1,2); stem(idx_plot, wav_val_plot(2,:), 'fill'); title_str = sprintf('DDS Sine Wave, %dbit ACC, %dbit ROM ADDRESS, ACC INCREASE VAL is %d ', ... acc_WL, rom_WL, acc_inc_val_2); title(title_str, 'FontSize', 14); for(i_loop = 0:N_plot-1) text(i_loop +0.1,0.1*sign(wav_val_plot(2,i_loop+1)+1E-10),... num2str(acc_val_plot(2,i_loop+1)),'FontSize',12, 'color', 'r') ; text(i_loop +0.1,0.3*sign(wav_val_plot(2,i_loop+1)+1E-10),... num2str(rom_addr(2,i_loop+1)),'FontSize',12, 'color', 'k') ; end; subplot(3,1,3); stem(idx_plot, wav_val_plot(3,:), 'fill'); title_str = sprintf('DDS Sine Wave, %dbit ACC, %dbit ROM ADDRESS, ACC INCREASE VAL is %d ', ... acc_WL, rom_WL, acc_inc_val_3); title(title_str, 'FontSize', 14); for(i_loop = 0:N_plot-1) text(i_loop +0.1,0.1*sign(wav_val_plot(3,i_loop+1)+1E-10),... num2str(acc_val_plot(3,i_loop+1)),'FontSize',12, 'color', 'r') ; text(i_loop +0.1,0.3*sign(wav_val_plot(3,i_loop+1)+1E-10),... num2str(rom_addr(3,i_loop+1)),'FontSize',12, 'color', 'k') ; end;

设计目标

目标1 DDS电路核心RTL

目标2 DDS开发板测试平台

DDS设计要点

参考设计下载

参考文献