LOGIC VGA - 基于FPGA的VGA控制器参考设计

• by 杜伟韬 中国传媒大学
• 批评指正敬请写信至 duweitao AT cuc dot edu dot cn

关于本设计

• 功能：使用电路逻辑和少量RAM在VGA显示器上绘制图形和图像
• 用途：用作中国传媒大学数字化工程中心的研究生教学和本科生电子竞赛的基础模块
• 详细的使用说明和授权许可请阅读设计资料中的文档和源代码
• 电路结构图如下所示

LOGIC_VGA电路模块_电路模块结构

电路功能及效果图

同步信号生成模块

• 同步信号生成模块：负责生成输出给VGA显示器的HS和VS信号，以及生成给其它模块作为输入的当前绘制的像素的横纵坐标和坐标有效使能信号（用于标识当前输出的像素是一个可见的像素还是一个被消隐的像素）。
• 该模块可以生成若干种显示器测试图样，右图是一个彩条的测试图样

LOGIC_VGA电路模块 同步信号生成模块

栅格生成模块

• 栅格生成模块：该模块每例化一次，可以在显示器上的某个指定矩形区域绘制一个尺寸和栅格数目可配置的栅格。
• 该模块可以独立配置每份栅格的颜色，每份栅格水平和垂直方向的格子数目以及每个格子在水平和垂直方向上的像素尺寸

LOGIC_VGA电路模块 栅格生成模块

信号波形模块

• 信号波形模块：该模块每例化一次，可以把一个保存信号采样的RAM数据绘制在显示器上的某个指定的矩形区域。
• 右图是同时例化栅格模块和本模块的效果
• 该模块带有曲线拟和的功能，曲线的颜色可以独立配置

LOGIC_VGA电路模块 信号波形模块

图像点阵模块

• 图像点阵模块：该模块每例化一次，可以把一个保存图像点阵的RAM数据绘制在显示器上的某个指定的矩形区域。
• 该模块可以独立配置点阵在水平和垂直方向上的显示放大倍数，有利于保护用户的视力，另外还可以设定像素放大时的填充方式，目前支持的填充方式有：拷贝填充，X型填充，O型填充，其中X和O形填充可用于绘制零极点和星座图
• 右图是一幅64×64点阵，每个像素RGB共12比特的图像在四种放大配置情况下例化的显示图样，黑白的书法图像以原始尺寸显示，每个像素1比特。

LOGIC_VGA电路模块 图像点阵模块

资料下载

• 投影片文档， 点击下载
• 参考代码, 点击下载

附注1，关于本模块在VGA DAC上的使用

• 设计资料包中，本模块的验证平台采用的是4比特电阻网络结构的DAC。
• 某些其它的VGA中，采用了专门的DAC作为色彩通道的驱动信号，例如ADV7123。
• 本模块在无效像素的扫描阶段均输出黑电平。
• 可以不必额外配置ADV7123的BLANK_N和SYNC_N，直接置为无效即可。
• 以下是参考代码，在DE2－115平台上验证通过，可以正常显示测试图样。

module test_vga_sync(
  CLOCK_50  ,   // clock 50MHz
  SW        ,   // switch
  VGADACLK  ,   // vga dac clock
  VGAHS     ,   // vga h sync
  VGAVS     ,   // vga v sync
  VGABLANK_N,   // vga dac black, low enable
  VGASYNC_N ,   // vga dac sync, low enable
  VGA_R     ,   // vga R 8bit
  VGA_G     ,   // vga G 8bit
  VGA_B     );  // vga B 8bit

input CLOCK_50;
input [1:0] SW;
output VGAHS, VGAVS, VGADACLK, VGABLANK_N, VGASYNC_N; 
output [7:0] VGA_R, VGA_G, VGA_B;
wire [11:0] r4b4g4_W;
vga_sync U_sync    (   
  .CLK           (CLOCK_50  ),   // input clock
  .RST           (1'b0      ),   // input reset, high level reset
  .TESTMODE      (SW        ),   // self test, set 1 enable 
  .OUTR4G4B4     (r4b4g4_W  ),   // for self test, rgb each 4bit output 
  .CURX          (          ),   // current X position 
  .CURXOE        (          ),   // current X  output enable
  .CURY          (          ),   // current Y position
  .CURYOE        (          ),   // current Y  output enable
  .VGAHS         (VGAHS     ),   // H sync
  .VGAVS         (VGAVS     ));  // V sync

assign VGA_R[3:0] = 4'b0            ;
assign VGA_R[7:4] = r4b4g4_W[11:8]  ;
assign VGA_G[3:0] = 4'b0            ;
assign VGA_G[7:4] = r4b4g4_W[7:4]   ;
assign VGA_B[3:0] = 4'b0            ;
assign VGA_B[7:4] = r4b4g4_W[3:0]   ;
assign VGADACLK   = ~CLOCK_50       ;
assign VGABLANK_N = 1'b1            ;
assign VGASYNC_N  = 1'b1            ;

endmodule // module test_vga_sync()