- by 杜伟韬 中国传媒大学
- 批评指正敬请写信至 duweitao AT cuc dot edu dot cn
设计需求
- 可由Matlab自动生成数据信号
- 能够以不同速率播出数据信号
- 可以从ModelSim导出结果数据至Matlab
- 可以从电路板中导出数据至Matlab
电路结构
可综合Testbench 电路结构
|
接口时序
- DUT的输入数据和输出数据均由使能信号驱动
- DUT输入数据的速率通过Verilog参数配置
可综合Testbench 电路接口时序
|
数据自动生成
- 使用Matlab的文本打印功能
- 将matlab中的数据矢量，按照生成ROM模块的verilog语法格式打印
- 生成一个ROM的module代码
仿真数据导出
- ModelSim - View - Memory List
- 右键 - export data pattern
- 保存到文件
电路板数据采集、导出
- Signal TAP 工具
- 分段采集，段长度为1
- 使用输出使能信号，高电平触发
SignalTAP 配置面板
|
SignalTAP 采集波形
|
Matlab 数据导入
- Matlab - File - Import Data
- 选择 ModelSim 或 SignalTAP 生成的文件
数据分析
- 使用Matlab进行分析
- 例如，绘制时域、频域曲线
Matlab 分析 时域波形
|
Matlab 分析 频谱
|
资料下载